計算結果表明,發*區載流子壽命的變化幾乎不影響注入到基區的電子電流,但卻成反比例地影響基區空穴電流。
而由於淺能級雜質的陷阱效應,低温下基區和發*區渡越時間變長,截止頻率下降。
準平面和低基區電阻是該設計的主要特點。
擴展電阻的測試結果顯示出注入的p離子基本上集中在集電區的位置,對發*區和基區未造成顯著影響。
實踐説明,該法優於原長基區電阻率法。
注入,如果有必要通過延伸npn的基區到隔離槽形成保護環。
介紹了非對稱型門極換流晶閘管的p基區結構。
還設置延伸通過半導體層並進入基區中的溝槽[]。
採用多晶硅發*區和基區重摻雜技術,獲得了可與cmos結構兼容,基區電阻較小的硅低温雙極晶體管。
無論npn型還是pnp型管,三極管內部均有三個區、即發*區、基區、集電區,三個區形成兩個pn結。
為減小基區電阻和防止低温載流子凍析,可增加基區濃度。